Re: Ports/i386/faq.list

[kano@na.rim.or.jp (OKANO Takayoshi)]

In message <41C7AC5F.8070502@ist.osaka-u.ac.jp>
  SAITOH Akinori <saitoh@ist.osaka-u.ac.jp> writes:
> とすると、こうなるかなぁ↓。

ありがとうございました。
以下のとおりご指摘を反映しました。

あわせて、 coherency の訳語を「コヒーレンシー」に揃えました。

(修正後のものを
 http://www.na.rim.or.jp/%7Ekano/tmp/i386/faq.html
 に置いてあります)

水曜日中にコメントがなければ、これで commit します。

--- faq.list.orig	Fri Dec 17 02:35:31 2004
+++ faq.list	Wed Dec 22 00:09:51 2004
@@ -646,10 +646,11 @@
 <p>
 
 多くの 386 マザーボード (および CPU) は、原始的すぎて CPU
-キャッシュのコヒーレンシーにまで配慮できず、あらゆるバスデバイスによってバスの hold
-がアサートされた時 (バスマスターのトランザクションが進行中かもしれないことの兆候)
-には DLC がキャッシュをフラッシュすることが必要になります。
-この結果、速度とキャッシュの完全な一貫性とを天秤にかけることになります。
+キャッシュのコヒーレンシーにまで配慮できないため、
+DLC はなんらかのバスデバイスによって bus hold 信号がアサートされた
+(バスマスターのトランザクションが進行中であることを示す)
+時には常にキャッシュをフラッシュすることが必要です。
+この結果、速度とキャッシュの完全なコヒーレンシーとを天秤にかけることになります。
 <p>
 
 Cyrix 用キャッシュ設定のために次の2つのカーネルオプションが存在します: