[Date Prev][Date Next][Thread Prev][Thread Next][Date Index][Thread Index]
Re: (snapshot 20030726ts -1.6U) L2RAM_PB2
- Subject: Re: (snapshot 20030726ts -1.6U) L2RAM_PB2
- From: 藤原 誠/ Makoto Fujiwara<makoto@ki.nu>
- To: port-powerpc-ja@jp.netbsd.org
- Date: Mon, 04 Aug 2003 17:39:15 +0900
- Message-ID: <yfm8yq9hl58.wl@harry.ki.nu>
- In-Reply-To: <yfmoez6gpvg.wl@harry.ki.nu>
- References: <yfmptkuqs36.wl@harry.ki.nu><yfm65liakqu.wl@harry.ki.nu><yfmoez6gpvg.wl@harry.ki.nu>
- Delivered-To: mailing list port-powerpc-ja@jp.netbsd.org
- Mailing-List: contact port-powerpc-ja-help@jp.netbsd.org; run by ezmlm-idx
- User-Agent: Wanderlust/2.10.0 (Venus) SEMI/1.14.3 (Ushinoya) FLIM/1.14.2(Yagi-Nishiguchi) APEL/10.4 Emacs/21.3 (powerpc--netbsd) MULE/5.0(賢木)
> 千葉市中央区長洲
> 藤原 誠
少し変更すると、もう少し先まで行きます。
cpu0 at mainbus0: 750 (Revision 202), ID 0 (primary)
cpu0: HID0 8090c0a4<EMCP,DOZE,DPM,ICE,DCE,SGE,BTIC,BHT>
cpu0: 512KB backside L2 cache
trap type 700 at ff812164
Stopped in pid 0.1 (swapper) at
でも、at ff812164 というのは kernel の address でない気も
するのですが、これは 0 から始まるということではないのですか ?
---
(藤原)
Index: sys/arch/powerpc/powerpc/cpu_common.c
===================================================================
RCS file: /e/u/j/public-repository/macppc/sys/arch/powerpc/powerpc/cpu_common.c,v
retrieving revision 1.1.1.1
diff -u -r1.1.1.1 cpu_common.c
--- sys/arch/powerpc/powerpc/cpu_common.c 2003/07/14 00:10:07 1.1.1.1
+++ sys/arch/powerpc/powerpc/cpu_common.c 2003/08/04 06:21:01
@@ -219,7 +219,7 @@
/* Enable L2 test mode. */
asm volatile ("mtspr L2CR,%0"
- :: "r"(l2cr | L2CR_L2E | L2CR_L2DO | L2CR_L2TS));
+ :: "r"(l2cr | L2CR_L2E | L2CR_L2DO | L2CR_L2TS | L2CR_L2WT));
asm volatile ("sync; isync");
/* Zero-fill the entire L2 cache. */